ER-A880 (serv.man2). ERA850 880 Service Manual - Sharp EPOS Service Manual (repair manual). Page 74

Pin descriptions

Signal name

Pin No.

Direction

Descriptions

D0 

∼

 D7

1 

∼

 4

25 

∼

 28

B

8 bit bidirectional bus.
Used to transmit command data between the CPU and the CTC. 

RD

6

I

Read signal.
Used in combination with IORQ and CE when transmitting data and channel control words between
the CPU and the CTC.

IORQ

10

I

I/O request signal.
Used in combination with RD and CD when transmitting data and channel control words between
the CPU and the CTC.

ZC/TO0
ZC/TO1
ZC/TO2

7
8
9

O
O
O

Zero count/time out.
When the down counter value becomes zero in the timer mode and in the counter mode, pulses are
outputted from these pins. 

IEO

11

O

Interruption enable output
Controls interruption of lower peripheral LSIs in the daisy chain. 

IEI

13

I

Interruption request.
Shows presence of interruption of the upper peripheral LSIs in the daisy chain. 

INT

12

O

Interrupt request.
When IEI pin is at HIGH level and an interruption is enabled by the program, if any channel down
counter counts zero, INT is driven to LOW. 

M1

14

I

Machine cycle 1.
Shows M1 signal of the Z-80 CPU. 

CLK

15

I

Single phase clock input.
Inputs the single phase Z-80 standard system clocks. 

CE

16

I

Chip enable.
Used in combination with IORQ and RD when writing channel control words, interruption vector, and
time constant between the CPU and the CTC or when reading the down counter content of each
channel. 

RESET

17

I

Reset signal.
When all channels stop operations, the interruption bits in all channel control registers are reset.
RESET must be kept LOW for min. 3 system clocks. 

CS0
CS1

18
19

I
I

Channel select.
Used to select one of four sets of CTC channels by 2 bit codes when writing or reading. 

CLK/TRG0
CLK/TRG1
CLK/TRG2
CLK/TRG3

23
22
21
20

I
I
I
I

External clock/timer trigger.
These four CLK/TRG pins corresponds to the four sets of channels.
By each active edge of these pins, the down counter is decremented in the counter mode and the
timer operation is started in the timer mode. 

VCC

24

—

+5V

GND

6

—

GND

Since a serial synchronous transmission scheme is used for SRN
communications, serial/parallel conversion is equired on the send/re-
ceive data. The serial/parallel converter circuit uses an MC68B54
Advanced Data Link Controller (ADLC). The ADLC converts D0-D7
parallel data into serial data in synchronicity with the TXC signal (pin
5), and converts serial data (RXD) into parallel in synchronicity with
the RXC signal (pin 4).

– 70 –