ER-A880 (serv.man2). ERA850 880 Service Manual - Sharp EPOS Service Manual (repair manual). Page 76

Pin No.

Symbol

Pin name and function

Input/

Output

26

LOC/DTR Loop 

On 

Line 

Control/Data Terminal Ready output. This pin functions as the DTR in any mode other

than Loop mode (CR3b5 = 0). It is set Low if CR3b7 is set to one, and is set High when the same bit is
set to zero.
When in the Loop mode (CR3b5 = 1), this pin functions as the LOC, which is used to control the
external loop interface hardware between On Loop and Off Loop.
If CR3b7 is set to zero, this pin is set High when RxD = 01111111 is detected, causing the hardware to
go into the On Loop. If CR3b7 is set to zero, this pin is set High when RxD = 11111111 is detected,
causing the hardware to return to the Off Loop.
If the RESET input is set Low, CR3b5 is set to zero (Non-Loop Mode), which sets CR3b7 to zero. As a
result, this pin issues a High level signal.
(Loop On Line Control/Data Terminal Ready Output)

Out

28

CTS

Clear to Send input. Setting this pin to High disables ST1b6 and related IRQ.
If SR1b4 is set and this pin is enabled, an IRQ is issued. Low-to-High transition at the CTS input is set
in SR1b4, which is cleared by CR2b6 or CR1b7.
(Clear to Send Input)

In

27

DCD

Loop On Line Control/Data Terminal Ready output. Setting this pin to High resets the Receiver register
and sets SR2b5, which causes an IRQ to be issued if enabled. Low-to-High transition at the DCD input
is set in ST2b5, which cleared by CR2b5 or CR1b6.
(Loop On Line Control/Data Terminal Ready Output)

In

Fig. 26

Phase encoding (PE) modulation is used for SRN communications.
The PE modulation has a changing point in the signal at the center of
the bit, the timing signal is regenerated from this signal, making the
modulation and demodulation simplier by providing continuous sig-
nals for the DC components.

Fig. 27 PE Modulation

Serial send data applied from the ADLC to TXD (pin 72) of the
MB62H149 and the TXC synchronization signal is subject to PE
modulation. The resulting signal is output through TDI (pin 67) of the
MB62H149 to the transmission driver.
Received data is applied from the receiver to RDI (pin 66) of the
MB62H149, where it is demodulated into serial receive data and syn-
chronization clock. They are output to the ADLC through RXS (pin 70)
and RXC (pin 69), respectively.
The modulator and demodulator are located within the MB62H149.

The modulated send data output through TDI (pin 67) of the
MB62H149 is controlled by the RTS (Request to Send) signal trans-
ferred from the ADLC during transmission.
The TDI is NAND’ed with RTS, so that data transmission is disabled
when the RTS is high.
RTS is Low state during transmission and Transistor Q3 is turned ON.
When transmitting data "1", the output at pin 12 of the NAND gate
(IC45) is set Low. (the RTS is Low) Since pin 11 of the following
transistor (IC45) is set Low, it is turned off.
When the RTS is set Low, transistor Q4 is turned on through an
inverter, which applies a bias current to Q3, turning it on. When Q3
and pins 10 and 9 of IC7 are turned on, the output transistors IC45
(pins 6 and 5) is turned on. Since the output transistor is a common-
emitter circuit, data "1" is obtained at LINE.

Fig. 28

CTS

DCD

DTR/LOC

FD

TDSR

RDSR

D0
D1

D2

D3
D4

D5

D6
D7

28

27

26

25

24

23

22
21

20

19
18

17

16
15

1

2

3

4

5

6

7
8

9

10
11

12

13
14

VSS

RTS

RXD

RXC

TXC

TXD

IRQ

RESET

CS

RS0
RS1

R/W

E

VCC

Data

NRZ

PE

0

1

1

0

0

1

1

0

SN75450BN

LINE

GND

R4

15

R3

150

4

5

6

IC45

+12V

R314

820

R315

1K

R316

560

Q4

1

13

12

45

SN75450 BN

RTS

TDI

11

10

9

R317

220

R312

470

+5V

IC7

RTS

TDI

Q3

– 72 –