KX-TDA0490XJ, KX-TDA0490X - Panasonic PBX Service Manual (repair manual). Page 30

PIN NO.

PIN NAME

I/O

DESCRIPTION

51

RXER

O

MII Receive Error Detected. Active high. Indicates that an error is occurring during a receive
frame.RMII Receive Error Detected. RXER is asserted for one or more REF_CLK periods to
indicate that an error was detected somewhere in the frame presently being transferred from the
PHY. RXER transitions synchronously with respect to REF_CLK.

62

CRS/

CRS_DV

O

MII Carrier Sense. Active high. Indicates traffic on link. In 100BASE-X modes, CRS is asserted
when a non-idle condition is detected in the receive data stream and deasserted when idle or
a valid end of stream delimiter is detected. In 10BASE-T mode, CRS is asserted when a valid
preamble is detected and deasserted when end-of-file or an idle condition is detected. CRS is
also asserted during transmission of packets expect in full-duplex modes. CRS is an
asynchronous output signal.RMII Carrier Sense/Receive Data Valid. CRS_DV is asserted by the
PHY when the medium is not idle. The dibit data, RXD1 and RXD0, is considered valid once
CRS_DV is asserted. During a false carrier event, CRS_DV remains asserted for the duration
of carrier activity. CRS_DV is not synchronized with respect to REF_CLK.

61

COL

O

Collision Detect. In half-duplex modes, active high output indicates that a collision has occurred.
In full-duplex mode, COL remains low. COL is an asynchronous output signal.

41

MDIO

I/O

Management Data I/O. This serial input/output bit is used to read from and write to the MII
registers. The data value on the MDIO pin is valid and latched on the rising edge of MDC.

42

MDC

I

Management Data Clock. The MDC clock input must be provided to allow MII management
functions.Clock frequencies up to 12.5 MHz are supported.

9

RESET#

I

Reset. Active Low. Resets the BCM5221. Also used to enable Power Off and Low Power
modes.

14
13
12
11
10

PHYAD4

PHYAD3/PAUSE

PHYAD2/ACT_LED#
PHYAD1/COL_LED#
PHYAD0/FDX_LED#

I/O

PHY Address Selects PHYAD[4:0]. These inputs set the MII management PHY address. These
pins are sampled only during power-on reset. During normal operation these pins become
outputs.PAUSE. Status of the link partner´s PAUSE bit, bit 10d of MII Link Partner Ability
register 05d.Activity LED. Active low. The activity LED is driven low for approximately 80ms
each there is receive or transmit activity while in the link pass state.Collision Detect LED. Active
low. This is a stretched COL signal (pin 61) that is suitable for LED display.Full Duplex LED. The
Full Duplex LED is driven low when operating in full-duplex mode and driven high in half-duplex
mode.

39

FDX

I

Full-Duplex mode. When auto-negotiation is disabled, the FDX pin is logically ORed with
register 00, bit 8 to select full-duplex (1) or half-duplex (0) operation.

37

F100

TCK

I

Force 100BASE-X Control. When 100BASE-FX mode is not selected, the F100 function is
enabled. When F100 is high and ANEN is low, the transceiver is forced to 100BASE-TX
operation. When F100 is low and ANEN is low, the transceiver is forced to 10BASE-T operation.
When ANEN is high, F100 has no effect on operationTest Clock. This pin becomes TCK if
JTAG_EN pin is high. Clock input used to synchronize JTAG TAP control and data transfers.

38

ANEN

TRST#

I

Auto-Negotiation Enable. When 100BASE-FX is not selected, the ANEN function is enabled.
ANEN is active high. When pulled high, auto-negotiation begins immediately after reset. When
low, auto-negotiation is disabled by default.Test Reset. This pin becomes TRST# if JTAG_EN
pin is high. Asynchronous active low reset input to the JTAG TAP Controller. Must be set low to
ensure the TAP Controller initializes to the test-logic-reset state.

21
19

SD+

SD-

I

100BASE-FX Signal Detect. 100BASE-FX mode is selected if SD+/- pins are presented with a
valid PECL differential signal. Leaving this pin unconnected or connecting them to ground
causes the BCM5221 to operate in TX mode. When 100BASE-FX is selected, SI+ and SD-
indicate signal quality status on the fiber optic link. When the signal quality is good, the SD+ pin
will be high relative to the SD- pin.

15

TESTEN

I

Test Mode Enable. Active high. Can float or be grounded for normal operation.

18

MII_EN

I

MII Enable. Active high. If high, the BCM5211 uses MII signals to communicate with the MAC.
Otherwise the BCM5221 uses RMII signals to communicate with the MAC.

16

LOW_PWR

I

Low Power Mode Enable. Active high input places the BCM5221 into Low Power operation with
the chip deactivated except for the energy detect block and the crystal oscillator. When asserted
with REST# pulled low, the entire chip is deactivated (Power Off mode).

17

ENERGY_DET

O

Energy Detection. Active high output indicates the presence of a signal on RD+/-receive analog
wire pair. Operational in all modes of operation except IDDQ.

23

RDAC

B

DAC Bias Resistor. Adjusts the current level of the transmit DAC. A resistor of 1.27k

Ω±1% must

be connected between the RDAC pin and GND.

35

LINKED#

MEDIA_CONV#

TDI

I/O

Link Integrity LED. The Link Integrity LED indicates the link status of the PHY. LNKLED# is
driven low, when the link to the PHY is good.MEDIA_CONV#. Active low. This pin is sampled
during power-on reset. For normal operation leave this pin unconnected. If this pin and MII_EN
pin is low during power-on reset, two BCM5221 can be connected back to back for FX to TX
media conversion application. Test Data Input. This pin becomes TDI if JTAG_EN is high. Serial
data input to the JTAG TAP controller. This pin is sampled on the rising edge of TCK.

36

SPDLED#

ACV_PAUSE#

TMS

I/O

100BASE-X LED. The 100BASE-X LED is driven low when operating in 100BASE-X modes and
high when operating in 10BASE-T modes.ADV_PAUSE#. Active low. During power-on reset,
this pin is sampled and causes the default value of MII auto-negotiation Advertisement register,
4, bit 10d to be set accordingly.Test Mode Select. This pin becomes TMS if JTAG_EN is high.
Signal control input to the JTAG TAP controller is used to traverse the test-logic state machine.
Sampled on the rising edge of TCK

34

XMTLED#

INTR#

FDXLED#

O

Transmit Activity LED. Active low output. The transmit activity LED is driven low for
approximately 80 ms each time there is transmit activity while in the link pass state. When the
interrupt mode is enabled, pin becomes INTR#. When FDXLED mode is enabled, pin becomes
FDXLED#.

30