47LEX8-ZA (CHASSIS:LD03S) - LG TV Service Manual (repair manual). Page 45

THE    SYMBOL MARK OF THIS SCHEMETIC DIAGRAM INCORPORATES
SPECIAL FEATURES IMPORTANT FOR PROTECTION FROM X-RADIATION.
FILRE AND ELECTRICAL SHOCK HAZARDS, WHEN SERVICING IF IS 
ESSENTIAL THAT ONLY MANUFATURES SPECFIED PARTS BE USED FOR
THE CRITICAL COMPONENTS IN THE    SYMBOL MARK OF THE SCHEMETIC.

4.7K

R1023

4.7K OPT

R1024

4.7K OPT

R1012

4.7K

R1003

GPIO_11

4.7K

R1007

GPIO_5/BLU_ON/OFF

GPIO_2/FRC_RESET

GPIO_4/LG5111_RESET

4.7K OPT

R1018

GPIO_8

GPIO_24

4.7K OPT

R1009

4.7K

OPT

R1014

4.7K

R1015

OPT

GPIO_1

GPIO_3

4.7K OPT

R1010

4.7K

R1026

4.7K

R1001

4.7K

R1019

4.7K

R1021

4.7K

R1005

4.7K OPT

R1028

4.7K OPT

R1020

GPIO_10

+3.3V_DVDD

GPIO_15

GPIO_23

GPIO_0

GPIO_6

STDP_UART_TX

GPIO_9

4.7K

R1031

OPT

+3.3V_DVDD

4.7KOPT

R1000

4.7K

R1013

4.7K

R1029

4.7K OPT

R1004

4.7K

OPT

R1016

4.7K OPT

R1006

4.7K

R1032

GPIO_7

4.7K OPT

R1022

4.7K

R1008

GPIO_16

4.7K

R1011

4.7K OPT

R1027

4.7K OPT

R1002

4.7K

R1033

OPT

4.7K

R1017

OPT

4.7K

R1030

4.7K

R1025

LVDS_TX_1_DATA4_P

LVDS_TX_1_DATA2_P

LVDS_TX_0_DATA0_N

LVDS_TX_0_CLK_N

LVDS_TX_1_DATA1_N

LVDS_TX_0_DATA1_P

LVDS_TX_0_DATA1_N

LVDS_TX_1_CLK_N

LVDS_TX_0_DATA4_N

LVDS_TX_1_DATA0_N

LVDS_TX_0_DATA2_P

LVDS_TX_1_DATA0_P

LVDS_TX_1_DATA3_N

LVDS_TX_0_DATA3_P

LVDS_TX_1_DATA2_N

LVDS_TX_0_DATA3_N

LVDS_TX_1_DATA1_P

LVDS_TX_0_DATA2_N

LVDS_TX_0_DATA4_P

LVDS_TX_1_DATA4_N

LVDS_TX_1_CLK_P

LVDS_TX_0_DATA0_P

LVDS_TX_0_CLK_P

LVDS_TX_1_DATA3_P

STDP4020AB

IC1000

O0_LVTX_CH5N

L9

O0_LVTX_CH5P

M8

O0_LVTX_CH6N

M12

O0_LVTX_CH6P

L11

O1_LVTX_CH5N

H11

O1_LVTX_CH5P

J 1 0

O1_LVTX_CH6N

J 1 1

O1_LVTX_CH6P

K10

E0_LVTX_CH5N

L6

E0_LVTX_CH5P

M7

E0_LVTX_CH6N

L4

E0_LVTX_CH6P

M3

E1_LVTX_CH5N

H4

E1_LVTX_CH5P

J 5

E1_LVTX_CH6N

K5

E1_LVTX_CH6P

J 4

O0_LVTX_CH0N

N13

O0_LVTX_CH0P

P13

O0_LVTX_CH1N

N12

O0_LVTX_CH1P

P12

O0_LVTX_CH2N

M11

O0_LVTX_CH2P

N11

O0_LVTX_CLKN

L10

O0_LVTX_CLKP

M10

O0_LVTX_CH3N

M9

O0_LVTX_CH3P

N9

O0_LVTX_CH4N

N8

O0_LVTX_CH4P

P8

O1_LVTX_CH0N

G14

O1_LVTX_CH0P

G13

O1_LVTX_CH1N

H14

O1_LVTX_CH1P

H13

O1_LVTX_CH2N

J 1 3

O1_LVTX_CH2P

J 1 2

O1_LVTX_CLKN

K11

O1_LVTX_CLKP

K12

O1_LVTX_CH3N

L13

O1_LVTX_CH3P

L12

O1_LVTX_CH4N

M14

O1_LVTX_CH4P

M13

E0_LVTX_CH0N

N7

E0_LVTX_CH0P

P7

E0_LVTX_CH1N

M6

E0_LVTX_CH1P

N6

E0_LVTX_CH2N

L5

E0_LVTX_CH2P

M5

E0_LVTX_CLKN

M4

E0_LVTX_CLKP

N4

E0_LVTX_CH3N

N3

E0_LVTX_CH3P

P3

E0_LVTX_CH4N

N2

E0_LVTX_CH4P

P2

E1_LVTX_CH0N

M2

E1_LVTX_CH0P

M1

E1_LVTX_CH1N

L3

E1_LVTX_CH1P

L2

E1_LVTX_CH2N

K4

E1_LVTX_CH2P

K3

E1_LVTX_CLKN

J 3

E1_LVTX_CLKP

J 2

E1_LVTX_CH3N

H2

E1_LVTX_CH3P

H1

E1_LVTX_CH4N

G2

E1_LVTX_CH4P

G1

13

2 0 0 9 .   1 2 . 2 8

D P   S i g n a l

10

ALEF M240Hz(TM480Hz) Sub Board

(BS_6)

(LVDS Format)

(BS_1)

(LVDS Format)

(LVDS SSC)

(BS_4)

(BS_2)

STDP4020 DPRx Firmware Bootstraps

( E Q   S e t t i n g )

(BS_0)

( E Q   S e t t i n g )

( A S S R   E n a b l e / D i s a b l e )

(BS_7)

STDP4020 DPRx Hardware Bootstraps

( A F R   E n a b l e / D i s a b l e )

(BS_3)

(LVDS SSC)

( P i x e l   W i d t h )

(BS_5)